還可以給這個Bus設置一個容易區分的名字,例如把這個Byte改為ByteO,這樣就把 DQ0-DQ7, DM和DQS, DQS與Clock的總線關系設置好了。
重復以上操作,依次創建:DQ8?DQ15、DM1信號;DQS1/NDQS1選通和時鐘 CK/NCK的第2個字節Bytel,包括DQ16?DQ23、DM2信號;DQS2/NDQS2選通和時鐘 CK/NCK的第3個字節Byte2,包括DQ24?DQ31、DM3信號;DQS3/NDQS3選通和時鐘 CK/NCK的第4個字節Byte3。
開始創建地址、命令和控制信號,以及時鐘信號的時序關系。因為沒有多個Rank, 所以本例將把地址命令信號和控制信號合并仿真分析。操作和步驟2大同小異,首先新建一 個Bus,在Signal Names下選中所有的地址、命令和控制信號,在Timing Ref下選中CK/NCK (注意,不要與一列的Clock混淆,Clock列只對應Strobe信號),在Bus Type下拉框中 選擇AddCmd,在Edge Type下拉框中選擇RiseEdge,將Bus Gro叩的名字改為AddCmdo。 DDR3一致性測試期間是否會影響計算機性能?甘肅設備DDR3測試
DDR 規范的 DC 和 AC 特性
眾所周知,對于任何一種接口規范的設計,首先要搞清楚系統中傳輸的是什么樣的信號,也就是驅動器能發出什么樣的信號,接收器能接受和判別什么樣的信號,用術語講,就是信號的DC和AC特性要求。
在DDR規范文件JEDEC79R的TABLE6:ELECTRICALCHARACTERISTICSANDDOOPERATINGCONDITIONS」中對DDR的DC有明確要求:VCC=+2.5v+0.2V,Vref=+1.25V+0.05VVTT=Vref+0.04V.
在我們的實際設計中,除了要精確設計供電電源模塊之外,還需要對整個電源系統進行PI仿真,而這是高速系統設計中另一個需要考慮的問題,在這里我們先不討論它,暫時認為系統能夠提供穩定的供電電源。 北京DDR3測試聯系方式在DDR3一致性測試期間能否繼續進行其他任務?
有其特殊含義的,也是DDR體系結構的具體體現。而遺憾的是,在筆者接觸過的很多高速電路設計人員中,很多人還不能夠說清楚這兩個圖的含義。在數據寫入(Write)時序圖中,所有信號都是DDR控制器輸出的,而DQS和DQ信號相差90°相位,因此DDR芯片才能夠在DQS信號的控制下,對DQ和DM信號進行雙沿采樣:而在數據讀出(Read)時序圖中,所有信號是DDR芯片輸出的,并且DQ和DQS信號是同步的,都是和時鐘沿對齊的!這時候為了要實現對DQ信號的雙沿采樣,DDR控制器就需要自己去調整DQS和DQ信號之間的相位延時!!!這也就是DDR系統中比較難以實現的地方。DDR規范這樣做的原因很簡單,是要把邏輯設計的復雜性留在控制器一端,從而使得外設(DDR存儲心片)的設計變得簡單而廉價。因此,對于DDR系統設計而言,信號完整性仿真和分析的大部分工作,實質上就是要保證這兩個時序圖的正確性。
所示的窗口有Pin Mapping和Bus Definition兩個選項卡,Pin Mapping跟IBIS 規范定義的Pin Mapping 一樣,它指定了每個管腳對應的Pullup> Pulldown、GND Clamp和 Power Clamp的對應關系;Bus Definition用來定義總線Bus和相關的時鐘參考信號。對于包 含多個Component的IBIS模型,可以通過右上角Component T拉列表進行選擇。另外,如果 提供芯片每條I/O 口和電源地網絡的分布參數模型,則可以勾選Explicit IO Power and Ground Terminals選項,將每條I/O 口和其對應的電源地網絡對應起來,以更好地仿真SSN效應,這 個選項通常配合Cadence XcitePI的10 Model Extraction功能使用。是否可以使用多個軟件工具來執行DDR3內存的一致性測試?
多數電子產品,從智能手機、PC到服務器,都用著某種形式的RAM存儲設備。由于相 對較低的每比特的成本提供了速度和存儲很好的結合,SDRAM作為大多數基于計算機產品 的主流存儲器技術被廣泛應用于各種高速系統設計中。
DDR是雙倍數率的SDRAM內存接口,其規范于2000年由JEDEC (電子工程設計發展 聯合協會)發布。隨著時鐘速率和數據傳輸速率不斷增加帶來的性能提升,電子工程師在確 保系統性能指標,或確保系統內部存儲器及其控制設備的互操作性方面的挑戰越來越大。存 儲器子系統的信號完整性早已成為電子工程師重點考慮的棘手問題。 一致性測試是否適用于服務器上的DDR3內存模塊?安徽多端口矩陣測試DDR3測試
什么是DDR3內存的一致性問題?甘肅設備DDR3測試
使用SystemSI進行DDR3信號仿真和時序分析實例
SystemSI是Cadence Allegro的一款系統級信號完整性仿真工具,它集成了 Sigrity強大的 電路板、封裝等互連模型及電源分布網絡模型的提取功能。目前SystemSI提供并行總線分析 和串行通道分析兩大主要功能模塊,本章介紹其中的并行總線分析模塊,本書第5章介紹串 行通道分析模塊。
SystemSI并行總線分析(Parallel Bus Analysis)模塊支持IBIS和HSPICE晶體管模型, 支持傳輸線模型、S參數模型和通用SPICE模型,支持非理想電源地的仿真分析。它擁有強 大的眼圖、信號質量、信號延時測量功能和詳盡的時序分析能力,并配以完整的測量分析報 告供閱讀和存檔。下面我們結合一個具體的DDR3仿真實例,介紹SystemSI的仿真和時序分 析方法。本實例中的關鍵器件包括CPU、4個DDR3 SDRAM芯片和電源模塊, 甘肅設備DDR3測試